

本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2001年 2月16日

出 願 番 号 Application Number:

特願2001-039611

[ST.10/C]:

[JP2001-039611]

出 顏 人 Applicant(s):

セイコーエプソン株式会社

2002年 3月15日

特許庁長官 Commissioner, Japan Patent Office





特2001-039611

【書類名】

特許願

【整理番号】

J0083357

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/786

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

瀧澤 照夫

【特許出願人】

【識別番号】

000002369

【氏名又は名称】

セイコーエプソン株式会社

【代理人】

【識別番号】

100079108

【弁理士】

【氏名又は名称】

稲葉 良幸

【選任した代理人】

【識別番号】

100080953

【弁理士】

【氏名又は名称】 田中 克郎

【選任した代理人】

【識別番号】

100093861

【弁理士】

【氏名又は名称】 大賀 眞司

【手数料の表示】

【予納台帳番号】

011903

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1 【物件名】

要約書 1

【包括委任状番号】

9808570

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置及び半導体装置の製造方法

【特許請求の範囲】

【請求項1】

SOI基板に形成される電界効果トランジスタであって、

前記SOI基板の半導体膜上に形成されるゲート領域と、

前記ゲート領域下の前記半導体膜に形成されるチャネル領域と所望の間隔で離隔されて形成されるソース領域及びドレイン領域と、

前記ソース領域から前記チャネル領域に伸長する第1のエクステンション領域 と、

前記ドレイン領域から前記チャネル領域に伸長する第2のエクステンション領域と、を備え、

前記第1及び第2のエクステンション領域の接合深さは前記ソース領域及び前記 ドレイン領域の接合深さよりも浅く形成される、

ことを特徴とする半導体装置。

【請求項2】

前記第1及び第2の各エクステンション領域の接合深さは、前記ソース領域及びドレイン領域の各領域の接合深さの50%以下に形成される、ことを特徴とする請求項1記載の半導体装置。

【請求項3】

前記半導体装置は、完全空乏動作モードで動作する、ことを特徴とする請求項 1 乃至 2 のいずれかに記載の半導体装置。

【請求項4】

前記SOI基板は、ガラス基板或いは石英基板或いはその他の絶縁性基板上に 半導体膜を成膜した基板である、ことを特徴とする請求項1乃至3のいずれかに 記載の半導体装置。

【請求項5】

SOI基板に形成される電界効果トランジスタの製造方法であって、 前記SOI基板の半導体層上にゲート電極を形成する第1の工程と、 前記ゲート電極と所望の間隔で離隔した領域に不純物を高濃度で注入し、ソース及びドレインを形成する第2の工程と、

前記ゲート電極下に形成されるチャネル領域と、前記ソース及びドレインとの間の当該離隔領域に、前記ソース及びドレインよりも浅く不純物を導入して前記 ソース及びドレインのエクステンション領域を形成する第3の工程と、

前記エクステンション領域をレーザアニール法により電気的に活性化させる第 4の工程と、

を含む半導体装置の製造方法。

【請求項6】

前記第3の工程は、プラズマドーピング法によって極浅く不純物を注入する、 ことを特徴とする請求項5記載の半導体装置の製造方法。

【請求項7】

前記第3の工程は、レーザアニール法により不純物活性化がなされる、ことを 特徴とする請求項6に記載の半導体装置の製造方法。

【請求項8】

前記エクステンション領域の接合深さは、前記ソース及びドレインの各領域の接合深さの50%以下に形成される、ことを特徴とする請求項5乃至7に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置及びその製造方法に関し、特に絶縁ゲート電界効果トランジスタを含む半導体装置及びその製造方法に関する。

[000.2]

【従来の技術】

従来の単一ドレイン構造を有する絶縁ゲート電界効果トランジスタは図5に示す構造が取られており、半導体結晶中にゲート101、ソース103、ドレイン104を形成し、ソースからドレインへのキャリアの移動(電流)を、ゲートに印加したバイアスをゲート酸化膜102を介してゲート直下の半導体結晶部分に

作用させることにより制御している。

[0003]

特に近年は、ICの高集積度化の要請に伴ってデバイス寸法の縮小が求められ、必然的にゲート長しは短く設計されるようになり、現在ではサブミクロンのチャネル長となっている。このようにチャネル長が短くなると、いわゆる「短チャネル効果」と呼ばれる技術的な問題が生じることとなる。

[0004]

上記短チャネル効果は、二つに大別することができる。

[0005]

一つは、チャネル中の電界強度の増大に起因するキャリア移動度の減少、ドリフト速度の飽和、キャリアの運動エネルギの増大(ホットキャリア効果)であり、他の一つは、チャネル中の横方向電界の変化が縦方向電界の変化に比べて無視できなくなるためにグラジュアル近似が成立しなくなることである。その結果、チャネル内、特にドレイン近傍の電位分布、電流分布、キャリア分布が2次元的更には3次元的になり、サブスレッショルド特性の劣化、パンチスルーによるドレイン電流の非飽和現象、及び閾値電圧(Vth)のチャネル長依存性が現れるようになる。これらのうち、ゲート長がサブミクロンとなる領域或いはサブ0.1ミクロンとなる領域においても、このような短チャンネル効果を抑制し得る半導体装置の実現が強く求められている。

[0006]

一方で、半導体装置のより高速化・低消費電力化を目的として、シリコンウエハ中に埋め込み酸化膜層を形成した半導体・オン・インシュレータ(Semiconductor On Insulator:SOI)基板に半導体装置を作成する技術が注目を浴びている。このSOI基板に作製された電界効果トランジスタは通常のバルクウエハに比べソース・ドレイン直下の接合容量がおよそ30~40%程度削減でき、ゲート遅延時間や消費電力を大幅に改善できる。従って、半導体装置の高速化・低消費電力化が期待できる。

[0007]

このようなSOI基板に作製された電界効果トランジスタにおいても、前述し

たような短チャンネル効果の抑制が大きな課題となっている。特に完全空乏動作 モードの電界効果トランジスタでは、半導体膜層全体が完全に空乏化するため埋 め込み酸化膜近傍でパンチスルー現象を起こしやすい。これは短チャンネル効果 の顕著な例である。従来の技術では、このような埋め込み酸化膜近傍でのパンチ スルー現象を抑制するために、より半導体膜を薄膜化することが唯一の解決策と されていた。

[8000]

【発明が解決しようとする課題】

従来のSOI基板に作製された絶縁ゲート電界効果トランジスタを含む半導体装置においては、半導体膜の薄膜化により短チャンネル効果を抑制していた。しかし、ゲート長がサブミクロン或いはサブの.1ミクロンとなる領域に対応する半導体膜の薄膜化は、現在のSOIウエハ作製技術上十分な均一性を得ることは難しい。さらに例えウエハ全体に渡って均一な半導体薄膜が得られたとしても、そのような半導体薄膜上に形成された電界効果トランジスタでは、閾値電圧のばらつきやソース・ドレインの寄生抵抗が問題となる。

[0009]

本発明は、上記に鑑みてなされたものであって、その目的は、SOI基板に形成されたソース及びドレインの各領域とチャンネル領域に伸長するエクステンション領域を新たに形成することにより、閾値電圧のばらつきやソース・ドレイン寄生抵抗を低減しつつ、尚かつ短チャンネル効果をも抑制することにある。これにより高速・低消費電力でしかも高度集積化された半導体装置を提供するものである。

[0010]

【課題を解決するための手段】

上記の目的を達成するために、本発明の半導体装置は、SOI基板上に形成される電界効果トランジスタにおいて、上記SOI基板の半導体膜上に形成されるゲート領域と、上記ゲート領域下の前記半導体膜に形成されるチャネル領域と所望の間隔で離隔されて形成されるソース領域及びドレイン領域と、上記ソース領域から上記チャネル領域に伸長する第1のエクステンション領域と、上記ドレイ

ン領域から上記チャネル領域に伸長する第2のエクステンション領域と、を備え、上記第1及び第2のエクステンション領域の接合深さは上記ソース領域及び上記ドレイン領域の接合深さよりも浅く形成される、ことを特徴とする

かかる構成とすることにより、短チャネル効果より生じるソース・ドレイン間 のリーク電流を低減することが可能となる。

[0011]

好ましくは、上記第1及び第2の各エクステンション領域の接合深さはソース 及びドレインの各領域の接合深さの50%以下である。

[0012]

また、好ましくは、上記第1及び第2のエクステンション領域はレーザアニール法により不純物活性化がなされる。

[0013]

また、好ましくは、上記半導体装置は完全空乏動作モードで動作する半導体装置である。

[0014]

更に、好ましくは、上記SOI基板は、ガラス基板或いは石英基板或いはその 他の絶縁性基板上に半導体膜を成膜した基板である。

[0015]

また、本発明の半導体装置の製造方法は、SOI基板上に形成される電界効果トランジスタの製造方法において、上記SOI基板の半導体層上にゲート電極を形成する第1の工程と、上記ゲート電極と所望の間隔で離隔した領域に不純物を高濃度で注入し、ソース及びドレインを形成する第2の工程と、上記ゲート電極下に形成されるチャネル領域と、上記ソース及びドレインとの間の当該離隔領域に、上記ソース及びドレインよりも浅く不純物を導入して上記ソース及びドレインのエクステンション領域を形成する第3の工程と、上記エクステンション領域をレーザアニール法により電気的に活性化させる第4の工程と、を含む。

[0016]

かかる構成とすることにより、短チャネル効果より生じるソース・ドレイン間 のリーク電流を低減させた半導体装置の製造が可能となる。 [0017]

好ましくは、上記第3の工程は、プラズマドーピング法によって極浅く不純物 を注入する、ことを特徴とする。

[0018]

好ましくは、上記エクステンション領域の接合深さは、上記ソース及びドレインの各領域の接合深さの50%以下に形成される。

[0019]

【発明の実施の形態】

以下、本発明の実施の態様について図面を参照して説明する。

[0020]

図1は、本発明による実施態様である半導体装置の構造を説明するための断面 図である。

[0021]

この実施態様では、絶縁性基板上に形成した半導体(シリコンSi)をSOI 基板として用いてnMOSFETを形成している。また、半導体層107は、厚 みXiの絶縁層108を介して基板109上に、膜厚Xtで形成されている。

[0022]

ゲート101は、半導体層107のSi表面を熱酸化によって形成したゲート酸化膜102上にゲート長Lで形成されており、半導体層107には、ゲート形成領域からYs又はYdだけ離隔してn型のソース領域103又はドレイン領域104が各々形成されている。

[0023]

上記ソース領域103又はドレイン領域104とゲート形成領域との離隔間隔 Ys及びYdの領域には、ソース領域又はドレイン領域の伝導型と同様のn型伝 導型となるように不純物がドープされたエクステンション領域(110及び11)が、ソース領域103及びドレイン領域104とは別個に接合深さXs又は Xdで各々形成されている。

[0024]

上記Xs、Xd、Ys及びYdの値は、所望するデバイス特性に対応して自由

に設計可能であり、更に、XsとXd、又は、YsとYdは、各々の値を等しく 設計することも異なるように設計することも可能である。

[0025]

尚、上記基板は、張り合わせ法、SIMOX法等によって作製されたSOI基板に限定されるものではなく、ガラス基板或いは石英基板或いはその他の絶縁性基板上に半導体膜が形成された基板であっても良い。

[0026]

また、素子を形成する半導体膜は単結晶に限定されるものではなく、多結晶や アモルファス結晶の膜等であっても良い。

[0027]

更には、半導体膜の結晶としてはシリコンSi等の単元素結晶に限定されるものでではなく、GaAs等のIII-V族化合物半導体、ZnSe等のII-VI族化合物半導体、SiC等のIV-IV族化合物半導体であっても良い。

[0028]

図2は、上記構造を有する半導体装置を製造するためのプロセスを説明した図 である。

[0029]

図2(a)は、例えば張り合わせ法又はSIMOX法により作成されたSOI基板であって、デバイス構造を形成する部分の半導体結晶は厚みXtのシリコン膜107である。また、上記シリコン膜は、厚みXiの絶縁膜(SiO₂)108上に形成されている。

[0030]

先ず、上記基板を750~800℃、95%ウェット熱酸化にて厚み3nmの 酸化膜102を形成する(図2(b))。

[0031]

尚、酸化膜102は基板(本実施例ではシリコン)107の酸化物である必要はなく、タンタル酸化物等の高誘電率物質を酸化膜(絶縁膜)として用いることとしても良い。

[0032]

酸化膜102上に、例えば、ポリシリコンを100nm程度成長させる。この上に、フォトレジストを塗布し、露光にエキシマレーザ露光技術或いはEB露光技術を用いてゲートパターンの露光、現像、エッチングを行って、ゲート電極(ゲート配線)101、酸化膜(ゲート絶縁膜)102のパターニングを行う(図2(c))。

[0033]

更に、ゲート電極側壁に厚さ 0. 2 μ m程度の窒化膜によるサイドウォール 1 1 0 を形成した後、イオン・インプランテーション法によりソース・ドレイン領域 1 0 3、1 0 4 に不純物の打ち込みを行う(図 2 (d))。

[0034]

窒化膜のサイドウォール110を熱燐酸にて除去し、1000℃、10秒程度 の熱アニール処理による不純物の活性化を行う。

[0035]

そして、シリコン膜107の、ゲート領域及びソース領域相互間とゲート領域及びドレイン領域相互間とにそれぞれ、例えば、プラズマ・ドーピング法により極浅の不純物注入を行う(図2(e))。更に、上記不純物を極浅かつ高濃度のプロファイルのまま活性化するために、例えば、YAGレーザ或いはXeC1レーザを用いて、エネルギ密度0.1~1J/cm²程度のレーザアニールを行う(図2(f))。

[0036]

上述した工程により、図1に示したMOSトランジスタが得られる。

[0037]

図3は、このようにして作成されたnMOSFETの伝達特性を、図5に示した従来の単一ドレイン構造のnMOSFETの伝達特性と比較して示している。

[0038]

尚、いずれの構造のFETも、SOIのシリコン膜厚は50nm、ソース・ドレイン間の電圧(Vds)は1.0V、として、ゲート長(L)を $1.0\mum$ から $0.07\mum$ まで変化させて素子形成されている。

[0039]

また、本発明のnMOSFETは、Xs = Xd = 0. 025μ m、Ys = Yd = 0. 20μ m、第1及び第2のエクステンション領域の不純物濃度は共にNe $x = 1 \times 10^{19}$ cm $^{-2}$ として素子形成されている。

[0040]

図3 (a) に示した単一ドレイン構造 n M O S F E T の伝達特性では、ゲート 長が短くなるにつれてオフ状態でのリーク電流、即ち短チャンネル効果に起因するパンチスルー電流が増大し、Vgs=-0. 5Vでみるとゲート長L=0. $10\mu m$ で約1. 0×10^{-9} A μ m、ゲート長L=0. 07μ mでは約1. 0×10^{-5} A μ mのリーク電流(Ids)が生じている。

[0041]

一方、図3 (b) に示した本発明のnMOSFETの伝達特性では、ゲート長の短縮に伴ってリーク電流が増大する傾向はあるものの、ゲート長L=0. 10 μ mで約1. 0×10^{-14} A/ μ m、ゲート長L=0. 0 7μ mでは約1. 0 $\times 10^{-9}$ A/ μ mのリーク電流に押えられており、従来型の単一ドレイン構造 nMOSFETに比較して、 $4 \sim 5$ 桁リーク電流が低減されている。

[0042]

図4は、本発明のnMOSFETのリーク電流(Ids)の、Xs及びXd依 存性を示す図である。

[0043]

[0044]

Xj=25nmの構造のnMOSFETでは、Vgs=-0.5Vで約1.0 $\times 10^{-9}$ A/ μ mあったリーク電流が、Xj=20nmの構造のnMOSFE Tでは約1.0 $\times 10^{-11}$ A/ μ mに低減され、更に、Xj=10nmの構造のnMOSFETでは約1.0 $\times 10^{-13}$ A/ μ mとなっている。

[0045]

Xj=10nmの構造のnMOSFETのリーク電流は、実質的に従来の単一ドレイン構造nMOSFETであるXj=25nmのnMOSFETのリーク電流に比較して約4桁低減されており、更に、Xj=20nmの構造のnMOSFETのリーク電流に比較して約2桁低減されている。

[0046]

すなわち、エクステンション領域の接合深さXj以外のデバイスパラメータを 固定してリーク電流のXj依存性を議論すると、接合深さXjが浅くなることに よりリーク電流が低減されていることを示している。

[0047]

このオフ状態のリーク電流の低減は、サブスレッショルド特性、関値電圧のチャンネル長依存性をも同時に改善する。これは即ち、短チャンネル効果の抑制を示している。

[0048]

このように、本発明のnMOSFET構造をとることにより、従来構造の単一ドレイン構造nMOSFETに比べて大幅にリーク電流を低減させることが可能となるとともに、エクステンション領域の接合深さ(Xs及びXd)を、ソース及びドレイン領域の接合深さに比較して浅く形成することにより更にリーク電流の低減に効果があることがわかる。

[0049]

特に、リーク電流の低減には、第1及び第2のエクステンション領域の接合深さは、各々ソース及びドレインの接合深さの50%以下に設定することが特に有効であることがわかる。

[0050]

上述したように、本発明は半導体装置におけるエクステンション領域の接合深さを浅くすることによって短チャンネル効果を抑制するものである。これにより、埋め込み絶縁層上の半導体層を必要以上に薄膜化する必要が無くなる。従って、関値電圧のばらつきやソース・ドレイン寄生抵抗の問題がなく、高度に集積化された、高速動作・低消費電力の半導体装置を提供することが可能となる。

[0051]

尚、上記実施例の半導体装置は、完全空乏動作モードで動作するnMOSFE Tであるが、本発明はこれに限定されるものではなく、部分空乏動作モードで動 作する電界効果トランジスタ等の他の半導体装置であっても良い。

[0052]

以下に、本発明の構造と、図6に示したLDD構造との差異について説明する

[0053]

電界強度EはポテンシャルΦの負の傾き

 $E = -d \Phi / d x$

と定義されるから、MOSFETの微細化に伴ってドレイン近傍の電界強度は極めて高電界となる。

[0054]

ドレイン近傍が高電界となるとホットキャリアが発生し、デバイスの信頼性を 著しく低下させる。

[0055]

具体的には、ホットキャリアがゲート酸化膜中に注入されて酸化膜中に固定電荷として存在し、デバイスの長時間の動作により酸化膜中に注入されるホットキャリアが更に増大して、閾値電圧Vthが徐々に変化するといった現象である。

[0056]

上記問題を解決すべく考案された構造の一つがLDD構造である(図6)。LDD構造は、Lightly Doped Drain 構造の略であって、半導体結晶中にゲート101、ソース103、ドレイン104、ゲートとソース間及びゲートとドレイン間に形成したLDD領域(105及び106)から構成され、ソースからドレインへのキャリアの移動(電流)を、ゲートに印加したバイアスをゲート酸化膜102を介してゲート直下の半導体結晶部分に作用させることにより制御している。ここで、上記LDD領域にはドレイン領域の不純物濃度に比較して低濃度の不純物を意識的にドープされた領域とすることで、ICの微細化に伴って生じるホットキャリア対策を行うべく考案された構造である。

[0057]

すなわち、いま、p型基板でnMOSを考えると、先ず、低濃度の燐(P)でソース、ドレイン近傍をn⁻化し、その後、高濃度の砒素(As)でソース、ドレインをn⁺に形成する。これにより不純物拡散領域とp型基板の境界がなだらかな不純物濃度分布を持つようになり、電界、特にドレイン近傍での電界が緩和されてホットキャリアの発生が抑制される、とするものである。

[0058]

換言すれば、ソース・ドレイン間隔及びチャネル長を一定に維持したまま、ゲート近傍に、ソース又はドレインの領域の一部として低濃度の不純物拡散領域を 形成することにより、ドレイン近傍の電界強度を下げようとするものである。

[0059]

これに対して本発明のMOSFET構造は、ゲート長(すなわちチャネル長) を一定に維持したまま、ソース領域又はドレイン領域とは別に、ソース領域又は ドレイン領域とチャネル領域に伸長するエクステンション領域を設ける。

[0060]

更に、素子設計上の所望により上記エクステンション領域の幅(Y s 及びY d)を変化させることでソース・ドレイン間隔(= L + Y s + Y d)を変化させ、ソース・ドレイン間の電界分布を自由に決定しうるため、半導体装置の高速動作を損なうことなく、短チャネル効果として問題となるパンチスルーによるリーク電流の発生を抑制することが可能となる。

[0061]

【発明の効果】

以上説明したように、本発明の半導体装置は、SOI基板に形成されたソース 及びドレインの各領域とチャネル領域との間に浅いエクステンション領域を形成 しているので、短チャネル効果に伴うパンチスルー現象に起因するリーク電流を 低減する。これにより必要以上の半導体薄膜化が不要となり、閾値電圧のばらつ きやソース・ドレイン寄生抵抗の問題がなく、高度に集積化された、高速動作・ 低消費電力の半導体装置を提供することが可能となる。

【図面の簡単な説明】

【図1】

図1は、本発明のエクステンション領域を有するnMOSFETの断面図である。

【図2】

図2は、本発明のエクステンション領域を含むnMOSFETの製造プロセスを説明する図である。

【図3】

図3 (a)は、単一ドレイン構造のnMOSFETの伝達特性測定結果を説明する図である。

図3 (b)は、本発明のエクステンション領域を有するnMOSFETの伝達 特性測定結果を説明する図である。

【図4】

図4は、本発明のエクステンション領域の接合深さがリーク電流値に及ぼす効果を説明する図である。

【図5】

図5は、単一ドレイン構造のnMOSFETの断面図である。


【図6】

図6は、LDD構造のnMOSFETの断面図である。


【符号の説明】

- 101 ゲート
- 102 ゲート酸化膜
- 103 ソース
- 104 ドレイン
- 105, 106 LDD
- 107 半導体膜
- 108 絶縁層
- 109 基板
- 110、111 エクステンション領域

【書類名】 図面【図1】
























【図5】



【図6】





【書類名】 要約書

【要約】

【課題】 短チャネル効果によるリーク電流の低減に優れた半導体装置及びその 製造方法を提供する。

【解決手段】 SOI基板上に形成された電界効果トランジスタにおいて、基板上に形成されたゲート(102)と、ゲート下の結晶領域と所望の間隔で離隔されて形成されたソース(103)及びドレイン(104)と、ソースとゲート下に形成されるチャネルに伸長する第1のエクステンション領域(110)と、ドレインとゲート下に形成されるチャネルに伸長する第2のエクステンション領域(111)とを備え、第1及び第2のエクステンション領域の接合深さ(Xs,Xd)はソース領域(103)及びドレイン領域(104)の接合深さ(Xt)よりも浅く形成される。

【選択図】 図1



認定 · 付加情報

特許出願の番号

特願2001-039611

受付番号

50100215810

書類名

特許願

担当官

第五担当上席

0094

作成日

平成13年 2月19日

<認定情報・付加情報>

【提出日】

平成13年 2月16日



出願人履歴情報

識別番号

[000002369]

1. 変更年月日 1990年 8月20日

[変更理由] 新規登録

住 所 東京都新宿区西新宿2丁目4番1号

氏 名 セイコーエプソン株式会社